У меня есть устройство со встроенным процессором ls1043 под управлением ОС Linux (специальная сборка на ядре 4.14). ЦП подключен к FPGA с помощью PCI 3.0 x1.
В FPGA только BAR 0 со всем внутренним регистровым пространством. Но не все адреса действительны. Если адрес недействителен, FPGA получила тайм-аут транзакции PCI. И операция ioread из ЦП создает ошибку segfault.
AER не улавливает эти ошибки (неправильные настройки?). Могу ли я обрабатывать ошибки в драйвере без проверки сегментов или диапазона?
У меня есть устройство со встроенным процессором ls1043 под управлением ОС Linux (специальная сборка на ядре 4.14). ЦП подключен к FPGA с помощью PCI 3.0 x1. В FPGA только BAR 0 со всем внутренним регистровым пространством. Но не все адреса действительны. Если адрес недействителен, FPGA получила тайм-аут транзакции PCI. И операция ioread из ЦП создает ошибку segfault. AER не улавливает эти ошибки (неправильные настройки?). Могу ли я обрабатывать ошибки в драйвере без проверки сегментов или диапазона?
У меня есть устройство, управляемое 64-разрядным процессором ARM NXP LS1043. Пользовательская доска. ЦП подключен через PCI 3.0 x 1 (2,5 ГТ/с) к FPGA.
При холодном запуске ЦП загружается без устройства PCI на стороне FPGA, перепрограммируйте FPGA и...
У меня есть очень старая карта PCI с DPRAM. Предполагается, что Linux отображает DPRAM таким образом, чтобы к нему можно было получить доступ через DMA. Я продолжаю находить статьи, которые помогут мне сделать еще один шаг вперед в этом процессе, но...
В настоящее время я работал и застрял на работе по модернизации ядра Linux с 4.19 до 5.15 .
Есть исходный код, который в ядра/Arch /.../ Наши_PCI.c , мой прежний коворк оставил PCIBIOS_WINDOW_ALIGNMENT (). Размер 0x8000000 (128 МБ), для оборудования...
Я разрабатываю драйвер PCI Linux для пользовательского устройства PCI, которое включает в себя FPGA и мост PLX. Устройство выполняет передачу DMA в системную память, и мой драйвер отвечает за передачу этих данных в пространство пользователя. Из...
Я разрабатываю драйвер PCI Linux для пользовательского устройства PCI, которое включает в себя FPGA и мост PLX. Устройство выполняет передачу DMA в системную память, и мой драйвер отвечает за передачу этих данных в пространство пользователя. Из...
Мобильная версия